(19) 世界知的所有権機関 国際事務局



(43) 国際公開日 2005 年6 月16 日 (16.06.2005)

PCT

(10) 国際公開番号 WO 2005/055427 A1

(51) 国際特許分類⁷: H03K 19/00, 3/356, G09G 3/20, 3/30, H05B 33/14

(21) 国際出願番号: PCT/JP2004/017529

(22) 国際出願日: 2004年11月18日(18.11.2004)

(25) 国際出願の言語: 日本語

(26) 国際公開の言語: 日本語

(30) 優先権データ: 特願2003-401274 2003年12月1日(01.12.2003) JF

(71) 出願人 (米国を除く全ての指定国について): ソニー 株式会社 (SONY CORPORATION) [JP/JP]; 〒1410001 東京都品川区北品川 6 丁目 7番 3 5号 Tokyo (JP).

(72) 発明者; および

(75) 発明者/出願人 (米国についてのみ): 山下 淳一

(YAMASHITA, Junichi) [JP/JP]; 〒1410001 東京都品 川区北品川 6 丁目 7 番 3 5 号 ソニー株式会社内 Tokyo (JP). 内野 勝秀 (UCHINO, Katsuhide) [JP/JP]; 〒1410001 東京都品川区北品川 6 丁目 7番 3 5 号 ソニー株式会社内 Tokyo (JP).


(74) 代理人: 多田 繁範 (TADA, Shigenori); 〒1700013 東京都豊島区東池袋 2 丁目 4 5番 2 号 ステラビル501多田特許事務所 Tokyo (JP).

(81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG,

/続葉有/

(54) Title: CLOCKED INVERTER CIRCUIT, LATCH CIRCUIT, SHIFT REGISTER CIRCUIT, CIRCUIT FOR DRIVING DISPLAY DEVICE, AND DISPLAY DEVICE

(54) 発明の名称: クロックドインバータ回路、ラッチ回路、シフトレジスタ回路、表示装置の駆動回路、表示装置



(57) Abstract: The invention may be applied to a flat display device using, for example, organic EL elements. A switch circuit comprising a set of transistors (TR1,TR2) that perform complementary on/off operations is used to form a series circuit. A connection midway point output of this series circuit is outputted to an inverter circuit (33). An input signal (IN) is inputted to an end of the series circuit, while an output signal of an inverter circuit (34), which corresponds to the connection midway point output of the series circuit, is supplied to the other end of the series circuit.

(57) 要約: 本発明は、例えば有機 E L 素子によるフラットディスプレイ装置に適用して、相補的にオンオフ動作する1組のトランジスタ T R 1、T R 2によるスイッチ回路により直列回路を形成すると共に、この直列回路の接続中点出力をインバータ回路33に出力し、この直列回路の一端に入力信号 I N を入力すると共に、他端にこの直列回路の接続中点出力に対応するインバータ回路34による出力信号を供給する。

WO 2005/055427 A1

WO 2005/055427 A1



SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.

IS, IT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR), OAPI

(84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE,

(BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

添付公開書類:

一 国際調査報告書

2文字コード及び他の略語については、定期発行される 各PCTガゼットの巻頭に掲載されている「コードと略語 のガイダンスノート」を参照。

明細書

クロックドインバータ回路、ラッチ回路、シフトレジスタ回路、表示装置の駆動回路、表示装置

5

発明の背景

技術分野

本発明は、クロックドインバータ回路、ラッチ回路、シフトレジスタ回路、表示装置の駆動回路、表示装置に関し、例えば有機EL (Electro Luminescence) 素子によるフラットディスプレイ装置に適用することができる。本発明は、相補的に動作を切り換える1組のトランジスタによるスイッチ回路により直列回路を形成すると共に、この直列回路の接続中点出力をインバータ回路に出力し、この直列回路の一端に入力信号を入力すると共に、この直列回路の接続中点出力に対応するインバータ回路による出力信号を他端に供給することにより、単チャンネルのトランジスタのみで動作することができるようにする。

15

20

25

背景技術

従来、フラットディスプレイ装置においては、例えば日本特開平5-2654 11号公報に開示されているように、垂直駆動回路に設けたシフトレジスタ回路 により順次駆動信号を転送して各画素の駆動信号を生成するようになされている 。このようなシフトレジスタ回路は、例えば日本特開平5-241201号公報 に開示されているように、クロックを基準にして入力信号をラッチして出力する ラッチ回路を直列接続して形成されるようになされている。

第1図は、このラッチ回路を示す接続図である。このラッチ回路1は、PチャンネルMOSトランジスタTR1、TR2、NチャンネルMOSトランジスタTR3、TR4を電源Vcc及びアース間に直列接続して、第2図(A)に示すように、電源Vcc及びアース側のトランジスタTR1及びTR4に前段から入力信号INが入力され、また内側のトランジスタTR2及びTR3にそれぞれクロックCK及びクロックCKの反転信号によるクロックCKXが入力され(第2図(B)及び(C))、これによりこれらトランジスタTR1~TR4によりクロ

ックCKを基準にして動作するクロックドインバータ回路2が形成される。

また同様に、PチャンネルMOSトランジスタTR5、TR6、NチャンネルMOSトランジスタTR7、TR8を電源Vcc 及びPース間に直列接続して、トランジスタTR1~TR4とは逆に、内側のトランジスタTR6及びTR7に それぞれクロックCKX及びクロックCKが入力され、これによりこれらトランジスタTR5~TR8によりクロックCKとは逆極性のクロックCKXを基準にして動作するクロックドインバータ回路 3 が形成される。

ラッチ回路1は、PチャンネルMOSトランジスタTR9及びNチャンネルMOSトランジスタTR10を電源Vcc及びアース間に直列接続してなるインバータ回路4に、これらクロックドインバータ回路2及び3の出力が入力され、またこのインバータ回路4の出力がクロックドインバータ回路3の入力に帰還され、これらにより入力信号INをクロックCKによりラッチするラッチ回路が形成され、このインバータ回路4の出力OUT(第2図(D))を次段に出力するようになされている。

15 シフトレジスタ回路は、このようなクロックCKの立ち上がりにより入力信号 INをラッチして次段に出力するラッチ回路1と、このラッチ回路1に対してクロックCK及びCKXの接続を入れ換えてなるラッチ回路とが交互に直列に接続されて形成され、また最前段のラッチ回路には、タイミングジェネレータにより生成された駆動信号が供給され、これによりこの駆動信号を順次転送して各画素 の駆動信号を生成するようになされている。

このようなシフトレジスタ回路を構成するラッチ回路は、ガラス基板上に形成可能なアモルファスシリコンによるTFT(Thin Film Transistor)によっては作成困難な欠点がある。すなわちアモルファスシリコンによるTFT(Thin Film Transistor)は、単結晶シリコン、ポリシリコンによるトランジスタに比して、
な動度が1、/10の程度と小さく、またRチャンネルのトランジスタな作成する

25 移動度が 1 / 1 0 0 程度と小さく、また P チャンネルのトランジスタを作成する ことができない欠点がある。

このためアモルファスシリコンを用いて画素を構成するフラットディスプレイ装置においては、この画素を配置してなる画素部をガラス基板上に形成し、単結晶シリコン、ポリシリコン等を用いて別工程で作成した駆動回路をこのガラス基

板上の画素部に接続して形成されるようになされている。

すなわち第3図に示すように、この種のフラットディスプレイ装置11においては、画素をマトリックス状に配置してなる画素部12がガラス基板13上に形成される。また単結晶シリコン、ポリシリコン等を用いて、別工程により、この画素部12の各画素をライン単位で順次駆動する垂直駆動回路14A及び14Bによる集積回路がシフトレジスタにより形成され、この垂直駆動回路14A及び14Bの集積回路が、各画素の階調を設定する水平駆動回路15の集積回路と共にこのガラス基板13の周囲に配置されて形成されるようになされている。

ところでこのようなシフトレジスタ回路による駆動回路をアモルファスシリコンによるTFTにより作成することができれば、この種の駆動回路と各画素とをガラス基板上に一体に作成することができ、その分、この種のフラットディスプレイ装置の製造工程を簡略化することができると考えられる。このためにはアモルファスシリコンによるTFTにより作成することが可能な単チャンネルのトランジスタのみで動作するクロックドインバータ回路、ラッチ回路が必要になる。

15

20

25

10

発明の開示

本発明は以上の点を考慮してなされたもので、単チャンネルのトランジスタの みで動作するクロックドインバータ回路、ラッチ回路、このラッチ回路によるシフトレジスタ回路、表示装置の駆動回路、表示装置を提案しようとするものである。

かかる課題を解決するため本発明においては、全てのトランジスタが同一チャンネルのトランジスタであるクロックドインバータ回路に適用して、クロックにより相補的に動作を切り換える1組のトランジスタを直列に接続して、一端に入力信号を入力する第1の直列回路と、第1の直列回路の接続中点を一方のトランジスタのゲートに接続する1組のトランジスタによる第1のインバータ回路と、第1の直列回路の接続中点出力に対応して信号レベルが変化する出力信号を第1の直列回路の他端に入力する1組のトランジスタによる第2のインバータ回路とを備えるようにする。

本発明の構成により、クロックにより相補的に動作を切り換える1組のトラン

ジスタを直列に接続して、一端に入力信号を入力する第1の直列回路と、第1の直列回路の接続中点を一方のトランジスタのゲートに接続する1組のトランジスタによる第1のインバータ回路と、第1の直列回路の接続中点出力に対応して信号レベルが変化する出力信号を第1の直列回路の他端に入力する1組のトランジスタによる第2のインバータ回路とを備えるようにすれば、例えば全てのトランジスタをNチャンネル型により形成して、一端側のスイッチ回路のオン動作により第1の直列回路の出力を入力信号に対応するように設定した後、他端側のスイッチ回路のオン動作により、この第1の直列回路の出力を維持するように第1の直列回路の出力を設定し得、これらにより一端側のスイッチ回路のオン状態により取り込んだ入力信号の信号レベルを、引き続いて保持することができる。これにより例えば全てのトランジスタをNチャンネル型により形成してクロックドインバータ回路を形成することができる。

10

また本発明においては、全てのトランジスタが同一チャンネルのトランジスタであるラッチ回路に適用して、クロックにより相補的に動作を切り換える1組のトランジスタを直列に接続して、一端に入力信号を入力する第1の直列回路と、第1の直列回路の接続中点を一方のトランジスタのゲートに接続する1組のトランジスタによる第1のインバータ回路と、第1の直列回路の接続中点出力に対応して信号レベルが変化する出力信号を第1の直列回路の他端に入力する1組のトランジスタによる第2のインバータ回路とを備えるようにする。

20 また本発明においては、ラッチ回路により順次駆動信号を転送するシフトレジスタ回路に適用して、ラッチ回路は、全てのトランジスタが同一チャンネルのトランジスタにより形成され、クロックにより相補的に動作を切り換える1組のトランジスタを直列に接続して、一端に入力信号を入力する第1の直列回路と、第1の直列回路の接続中点を一方のトランジスタのゲートに接続する1組のトランジスタによる第1のインバータ回路と、第1の直列回路の接続中点出力に対応して信号レベルが変化する出力信号を第1の直列回路の他端に入力する1組のトランジスタによる第2のインバータ回路とを有するようにする。

また本発明においては、マトリックス状に画素を配置してなる表示装置の駆動 回路に適用して、ラッチ回路によるシフトレジスタ回路により順次駆動信号を転

送して画素の駆動信号を生成し、ラッチ回路は、全てのトランジスタが同一チャ ンネルのトランジスタにより形成され、クロックにより相補的に動作を切り換え る1組のトランジスタを直列に接続して、一端に入力信号を入力する第1 の直列 回路と、第1の直列回路の接続中点を一方のトランジスタのゲートに接続する1 組のトランジスタによる第1のインバータ回路と、第1の直列回路の接続中点出 力に対応して信号レベルが変化する出力信号を第1の直列回路の他端に入力する 1組のトランジスタによる第2のインバータ回路とを有するようにする。

また本発明においては、マトリックス状に画素を配置してなる表示装置に適用 して、ラッチ回路によるシフトレジスタ回路により駆動信号を順次転送して画素 の駆動信号を生成し、ラッチ回路は、全てのトランジスタが同一チャンネルのト 10 ランジスタにより形成され、クロックにより相補的に動作を切り換える1 組のト ランジスタを直列に接続して、一端に入力信号を入力する第1の直列回路と、第 1の直列回路の接続中点を一方のトランジスタのゲートに接続する1組のトラン ジスタによる第1のインバータ回路と、第1の直列回路の接続中点出力に対応し て信号レベルが変化する出力信号を第1の直列回路の他端に入力する1組のトラ ンジスタによる第2のインバータ回路とを有するようにする。

15

20

これらにより本発明の構成によれば、例えば全てのトランジスタをNチャンネ ル型により形成してラッチ回路、シフトレジスタ回路を形成することができ、ま た本発明の構成によれば、このようなシフトレジスタ回路による表示装置の駆動 回路を形成し得、また本発明の構成によれば、このようなシフトレジスタ 回路に よる表示装置を提供することができる。

本発明によれば、単チャンネルのトランジスタのみで動作するクロック ドイン バータ回路、ラッチ回路、このラッチ回路によるシフトレジスタ回路、こ のシフ トレジスタ回路による表示装置の駆動回路、表示装置を得ることができる。 25

図面の簡単な説明

第1図は、従来のフラットディスプレイ装置の垂直駆動回路に適用されるクロ ックドインバータ回路を示す接続図である。

第2図は、第1図のクロックドインバータ回路の動作の説明に供するタイムチャートである。

第3図は、従来のフラットディスプレイ装置の構成を示すブロック図である。

第4図は、本発明の実施例1に係るフラットディスプレイ装置を示すブロック 5 図である。

第5図は、第4図のフラットディスプレイ装置における垂直駆動回路を示す接続図である。

第6図は、第5図の垂直駆動回路におけるラッチ回路の動作の説明に供するタイムチャートである。

10 第7図は、第5図の垂直駆動回路におけるラッチ回路の動作の説明に供する接続図である。

第8図は、第7図の続きの動作の説明に供する接続図である。

第9図は、本発明の実施例2に係るフラットディスプレイ装置の垂直駆動回路 を示す接続図である。

15 第10図は、本発明の実施例3に係るフラットディスプレイ装置の垂直駆動回路を示す接続図である。

発明を実施するための最良の形態

以下、適宜図面を参照しながら本発明の実施例を詳述する。

20 (1) 実施例1の構成

第4図は、本発明の実施例1に係るフラットディスプレイ装置を示すブロック図である。このフラットディスプレイ装置21は、有機EL素子による画素をマトリックス状に配置してなる画素部22、この画素部22に水平方向に延長するように設けられた走査線を介して画素部22に駆動信号を出力する垂直駆動回路252の一次である。この画素部22に垂直方向に延長するように設けられた信号線を介して各画素の階調を設定する水平駆動回路24がアモルファスシリコンによるNチャンネル側のTFTによりガラス基板25上に一体に作成されるようになされている。このフラットディスプレイ装置21は、垂直駆動回路23A、23B、水平駆動回路24の動作に必要な各種駆動信号、クロック等をタイミングジ

ェネレータ(TG) 26 により生成してこのガラス基板 25 上の垂直駆動回路 2 3 A、 23 B、水平駆動回路 24 に供給し、また各画素の階調を示す階調データ D1 を水平駆動回路 24 に供給し、これにより所望の画像を表示するように なされている。

5 第5図は、垂直駆動回路23Aを示す接続図である。垂直駆動回路23Aは、タイミングジェネレータ26から出力される駆動信号INを順次ラッチ回路31A、31B、31A、……により画素部22の垂直方向に転送し、各ラッチ回路31A、31B、31A、……の出力信号をそれぞれバッファ回路32により画素部22の各走査線に出力する。なお垂直駆動回路23Bにおいては、この転送10に供するタイミングジェネレータ26から出力される駆動信号が異なる点を除いて、垂直駆動回路23Aと同一に構成されることにより、以下においては垂直駆動回路23Bについての説明は省略する。

この垂直駆動回路23Aは、デューティー比がほぼ50[%]であるクロック CKにより入力信号をラッチするラッチ回路31Aと、このクロックCKの反転 信号によるクロックCKXにより入力信号をラッチするラッチ回路31Bとを交 互に直列接続して形成され、先頭段のラッチ回路31Aにタイミングジェネレータ26で生成される駆動信号INが入力される。

15

ここでクロックCKにより入力信号をラッチするラッチ回路31Aは、トランジスタTR1及びTR2のゲートをそれぞれクロックCK及びCKXにより駆動することにより、それぞれトランジスタTR1及びTR2により相補的に動作を切り換えてオンオフ動作するスイッチ回路を形成し、このスイッチ回路を直列に接続してスイッチ回路による直列回路が形成される。先頭段のラッチ回路31Aは、この直列回路の一端、クロックCKによりオン動作するトランジスタTR1側に、タイミングジェネレータ26から出力される駆動信号INを入力し、先頭25段以外のラッチ回路31Aにおいては、この一端に、前段のラッチ回路31Bの出力信号が入力される。またラッチ回路31Aは、この直列回路の他端に、この直列回路の接続中点出力に対応して信号レベルが変化する出力信号を入力する。この実施例においては、この出力信号に、後述する第2のインバータ回路34の出力信号が適用される。

すなわちラッチ回路31Aにおいては、電源Vcc1及びアース間に、トランジスタTR3及びTR4を直列接続して第1のインバータ回路33が形成され、また同様のトランジスタTR5及びTR6を直列接続して第2のインバータ回路34が形成される。これら第1及び第2のインバータ回路33、34は、電源電圧Vcc1側のトランジスタTR4及びTR6のゲートがそれぞれ基準電圧Vcc2に接続され、前段側のインバータ回路33においては、アース側トランジスタTR3のゲートがトランジスタTR1及びTR2の接続中点に接続され、また後段側のインバータ34においては、同様に、アース側トランジスタTR5のゲートに前段のトランジスタTR3及びTR4によるインバータ回路33の出力が入力されるようになされ、この第2のインバータ回路34の出力がこのラッチ回路31Aの出力〇UTに設定されるようになされている。

10

これによりラッチ回路31Aにおいては、第6図及び第7図に示すように、所定のタイミングで信号レベルが立ち上がる入力信号IN(第6図(A))を入力して、クロックCK及びCKXの立ち上がり及び立ち下がりにより(第6図(B))及び(C))、トランジスタTR1によるスイッチ回路を介してトランジスタTR3、TR4によるインバータ回路33、トランジスタTR5、TR6によるインバータ回路34による直列回路に入力信号INを与え、入力信号INの立ち上がりに対応して出力信号OUT(第6図(C))を立ち上げるようになされている。

20 またこのようにして出力信号OUTを立ち上げた後において、クロックCK及びCKXがそれぞれ立ち下がり及び立ち上がると、第8図に示すように、トランジスタTR1及びTR2によるスイッチ回路がそれぞれオフ状態及びオン状態に切り換わり、この場合、このオン状態に切り換わった側に入力される第2のインバータ回路34の出力信号においては、ゲート容量によりトランジスタTR1がオフ状態に切り換わった後も、Hレベルに保持され、これによりこのHレベルに保持されてなる第2のインバータ回路34の出力信号がいち早くトランジスタTR2によるスイッチ回路を介してインバータ回路33、34による直列回路に入力され、これによりクロックCKにより取り込んだ入力信号INの信号レベルが保持される。

しかしてラッチ回路31Aにおいては、入力信号INが立ち下がった後においては、同様にクロックCK及びCKXの立ち上がり及び立ち下がりによりこの入力信号INの信号レベルが取り込まれて保持されることになる。

これに対してクロックCKXを基準にして動作するラッチ回路31Bにおいては、トランジスタTR1及びTR2によるスイッチ回路をそれぞれ駆動するクロックが、ラッチ回路31Aの場合とは逆に、クロックCKX及びCKに設定され、これにより前段のラッチ回路31Aのラッチ結果をクロックCKの1/2周期だけ遅延させて出力するようになされている。

これらにより垂直駆動回路 2 3 Aにおいては、シフトレジスタ回路を構成し、 10 順次、タイミングジェネレータ 2 6 から出力される駆動信号 I Nをクロック C K の 1 / 2 周期だけ遅延させて出力するようになされている。

このようにしてインバータ回路33、34の直列回路により入力信号INを遅延させて出力するにつき、このラッチ回路31Aにおいては、これらインバータ回路33、34の出力において、出力信号を十分な信号レベルに立ち下げることができるように、アース側のトランジスタTR3、TR5が電源Vcc側のトランジスタTR4、TR6に比して大きな形状により作成されて、オン抵抗が小さくなるようになされている。

15

20

25

また電源Vcc の間トランジスタTR4、TR6のしきい値電圧の分、電源Vcc の電圧に比してインバータ回路33、34の基準電圧Vccc 2が高い電圧に設定され、これによりインバータ回路33、34において、出力をカットオフしないようになされている。

これらによりこの実施例において、トランジスタTR1及びTR2は、相補的にオン状態に切り換わる1組のトランジスタによる第1の直列回路を構成し、またトランジスタTR3、TR4は、この第1の直列回路の接続中点を一方のトランジスタのゲートに接続する1組のトランジスタによる第1のインバータ回路を構成するようになされている。またトランジスタTR5、TR6は、入力信号INに対して、遅延して信号レベルが切り換わる入力信号の同相信号を出力する1対のトランジスタによる第2のインバータ回路を構成し、この実施例では、第1の直列回路の一端に、入力信号INを入力し、第1の直列回路の他端に同相信号

を入力するようになされている。

(2) 実施例1の動作

20

25

以上の構成において、このフラットディスプレイ装置21では(第4図)、垂直駆動回路23A、23Bから出力される駆動信号により画素部22に設けられた画素がライン単位で駆動され、水平駆動回路24から各信号線に出力される駆動信号により各画素の階調が順次設定され、これにより所望の画像が表示される。フラットディスプレイ装置21では(第5図)、このような垂直駆動回路23A、23Bによる画素の駆動が、タイミングジェネレータ26から出力される駆動信号INをシフトレジスタにより画素部22の垂直方向に順次転送し、シフトレジスタの各段の出力信号を画素部22の各走査線にそれぞれ出力して実行される。フラットディスプレイ装置21では、このシフトレジスタがラッチ回路31A、31B、31A、31B……の直列回路により形成される。

このラッチ回路31Aにおいては、タイミングジェネレータ26から出力される駆動信号IN又は前段のラッチ回路31Bから出力される駆動信号が、相補的にオンオフ動作するトランジスタTR1、TR2のスイッチ回路による第1の直列回路に供給され、この第1の直列回路の接続中点出力が、第1及び第2のインバータ回路33、34を介して次段に出力される。このラッチ回路31Aにおいては、この第1の直列回路のトランジスタTR1を介して入力信号INが入力され、これによりラッチ回路31Aの出力OUTにおいては、このトランジスタTR1をオンオフ制御するクロックCKの立ち上がりにより、インバータ33、34の動作時間だけ遅延して入力信号INの信号レベルに設定され、これにより入力信号INの信号レベルがクロックCKを基準にして取得される。

またこのクロックCKが立ち下がると、このクロックCKの反転信号であるクロックCKXによりトランジスタTR2がオン状態に切り換わり、インバータ回路33、34の動作時間だけ遅延してなる出力信号OUTがこのトランジスタTR2を介して第1の直列回路に入力され、これによりクロックCKの立ち上がりにより設定された出力信号OUTの信号レベルが維持される。

これによりこのラッチ回路31Aにおいては、Nチャンネル型のトランジスタ TR1~TR6により入力信号INをラッチして出力することができる。

シフトレジスタ回路においては、このようなクロックCKにより入力信号をラッチするラッチ回路31Aと、このラッチ回路31Aに対してクロックCK及びCKXを入れ換えて、クロックCKの反転信号であるクロックCKXにより入力信号をラッチするラッチ回路31Bとが交互に直列接続して形成され、これによりクロックCKの1/2周期によりタイミングジェネレータ26から出力される駆動信号を順次転送し、これらによりこのシフトレジスタ回路においても、全てのトランジスタをNチャンネル型により形成して駆動信号を生成することができる。

これによりこのフラットディスプレイ装置 2 1、このフラットディスプレイ装 10 置 2 1 に係る駆動回路である垂直駆動回路を、アモルファスシリコンによるTF Tにより形成し得、駆動回路と画素部とを一体にガラス基板上に形成して簡易な 工程によりフラットディスプレイ装置を作成することができる。

(3) 実施例1の効果

以上の構成によれば、相補的に動作を切り換える1組のトランジスタによるス イッチ回路により直列回路を形成すると共に、この直列回路の接続中点出力をイ ンバータ回路に出力し、この直列回路の一端に入力信号を入力すると共に、この 直列回路の接続中点出力に対応するインバータ回路による出力信号を他端に供給 することにより、単チャンネルのトランジスタのみで動作するラッチ回路、この ラッチ回路によるシフトレジスタ回路、表示装置の駆動回路、表示装置を得るこ 20 とができる。

また直列回路の接続中点出力を入力する第1のインバータ回路に対して、この第1のインバータ回路の出力信号を一方のトランジスタのゲートに入力する第2のインバータ回路を設け、この第2のインバータ回路の出力信号を直列回路の他端に入力することにより、入力信号に対して遅延してなる信号を簡易な構成により作成することができる。

(4) 実施例2

25

第9図は、本発明の実施例2に係るフラットディスプレイ装置の垂直駆動回路 を示す接続図である。この垂直駆動回路40A、40Bにおいては、実施例1に ついて上述したラッチ回路31A、31Bに代えて、ラッチ回路41A、41B

が適用される。なおこの実施例においては、このラッチ回路41A、41Bの構成が異なる点を除いて、実施例1について上述したフラットディスプレイ装置21と同一に構成されることにより、以下においては、重複した説明は省略する。

ここで実施例1について上述したラッチ回路31A、31Bにおいては、十分なダイナミックレンジによる出力信号OUTを確保するためには、各インバータ回路33、34のアース側トランジスタTR3、TR5を大型に作成してオン抵抗を十分に小さくする必要がある。またこのアース側トランジスタTR3、TR5のオン動作により電源Vccからアースに向かって電流が流れることにより、消費電力が大きくなる。また第6図(E)に示すように、出力信号OUTの立ち上がり、立ち下がりが鈍ってしまう欠点もある。この実施例においては、これら実施例1に係る欠点を解消する。

5

10

15

すなわちこの実施例において、ラッチ回路41Aは、実施例1に係るラッチ回路31Aと同様に、入力信号IN又は前段の出力信号を一端に入力し、第2のインバータ回路34の出力信号を他端に入力するトランジスタTR1、TR2による第1の直列回路が設けられ、またこの直列回路の接続中点出力を入力するトランジスタTR3、TR4によるインバータ回路33、このインバータ回路33の出力信号を入力するトランジスタTR5、TR6による第2のインバータ回路34が設けられる。

ラッチ回路41Aは、これら第1の直列回路、第1のインバータ回路33、第2のインバータ回路34による第1の系統に対して、これら第1の直列回路、第1のインバータ回路33、第2のインバータ回路34に対応する第1の直列回路、第1のインバータ回路33A、第2のインバータ回路34Aによる第2の系統が設けられる。

ここで第2の系統においては、第1の系統と同様に、クロックCK、CKXに 25 より相補的にオンオフ動作して動作を切り換えるトランジスタTR7、TR8に よるスイッチ回路により第1の直列回路が形成され、第1のインバータ回路33 Aにおいては、トランジスタTR9、TR10を直列に接続して、トランジスタTR7、TR8による直列回路の接続中点出力をアース側トランジスタTR9の ゲートに入力するようになされている。また第2のインバータ回路34Aにおい

ては、トランジスタTR9、TR10を直列に接続して、第1のインバータ回路33Aの出力信号をアース側トランジスタTR11のゲートに入力し、さらにこの第2のインバータ回路34Aの出力信号がトランジスタTR7、TR8による直列回路の他端に帰還されるようになされている。

5 第2の系統においては、このように第1の系統に対応するように形成されて、トランジスタTR7、TR8による直列回路のクロックCK側の一端に、第1の系統に入力される入力信号INに対して、極性を反転してなる入力信号INXが入力され、これにより第1の系統に対応する各部で、第1の系統とは逆極性の信号を生成するようになされている。

10 ラッチ回路41Aは、この逆極性の信号により第1の系統における第1及び第 2のインバータ回路33、34の電源側トランジスタTR4、TR6をオンオフ 制御し、これによりこれらインバータ回路33、34において、それぞれ電源側 トランジスタTR4、TR6とアース側トランジスタTR3、TR5とを相補的 にオンオフ動作させ、これによりこれらインバータ回路33、34の出力信号に おける立ち上がり、立ち下がりの鈍りを防止すると共に消費電力を低減し、さら にはインバータ回路33、34のトランジスタTR3~TR6を小型に形成して も十分なダイナミックレンジにより出力信号OUTを出力できるようになされて いる。

またラッチ回路41Aは、第2の系統における第1及び第2のインバータ回路 33A、34Aについても、同様に、第1の系統における逆極性の信号により電 源側トランジスタTR10、TR12をオンオフ制御し、これによりこれらイン バータ回路33A、34Aにおいても、それぞれ電源側トランジスタTR10、TR12とアース側トランジスタTR9、TR11とを相補的にオンオフ動作させ、これによりこれらインバータ回路33A、34Aの出力信号における立ち上 がり、立ち下がりの鈍りを防止すると共に消費電力を低減し、さらにはインバータ回路33A、34AのトランジスタTR9~TR12を小型に形成しても十分 なダイナミックレンジにより出力信号を出力できるようになされている。

すなわちラッチ回路41Aにおいて、第1の系統に係る第1のインバータ回路 33においては、電源側トランジスタTR4のゲートに、第2の系統のトランジ

スタTR7、TR8の接続中点出力が入力され、またこの第1の系統に係る第2のインバータ回路34においては、電源側トランジスタTR6のゲートに、第2の系統の第1のインバータ回路34Aの出力信号が入力される。また同様に、第2の系統に係る第1のインバータ回路33Aにおいては、電源側トランジスタTR1、TR2の接続中点出力が入力され、またこの第2の系統に係る第2のインバータ回路34Aにおいては、電源側トランジスタTR1、またこの第2の系統に係る第2のインバータ回路34Aにおいては、電源側トランジスタTR12のゲートに、第1の系統の第1のインバータ回路34の出力信号が入力される。

これらによりこのラッチ回路 4 1 Aにおいては、各トランジスタTR 1~TR 10 1 2 が、ほぼ同一の大きさにより小型に形成されるようになされている。なお入力信号 I Nの反転信号 I N X は、タイミングジェネレータ 2 6 により生成されるようになされている。

またラッチ回路41Aは、これら第1及び第2の系統による出力信号を次段のラッチ回路41Bに出力し、この次段のラッチ回路41Bにおいては、クロック CKにより入力信号をラッチするラッチ回路41Aに対して、クロックCK及び CKXが入れ換えられて形成されるようになされている。

これらによりこの実施例においては、これらラッチ回路41A、41B、41A、……により順次クロックCKの1/2周期づつ駆動信号INを遅延させて転送し、各走査線にバッファ回路32を介してこの駆動信号を出力するようになさ20れている。

第9図の構成によれば、第1の系統に対応する第2の系統を形成して第1の系統と第2の系統とで逆極性の信号を生成し、この逆極性の信号により第1及び第2の系統におけるインバータ回路の電源側トランジスタをオンオフ制御することにより、消費電力を低減して出力信号の遷移を改善し、小型のトランジスタにより形成して、実施例1と同様の効果を得ることができる。

(5) 実施例3

25

第10図は、本発明の実施例3に係るフラットディスプレイ装置の垂直駆動回路を示す接続図である。この垂直駆動回路50A、50Bにおいては、実施例1について上述したラッチ回路31A、31Bに代えて、ラッチ回路51A、51

Bが適用される。なおこの実施例においては、このラッチ回路51A、51Bに係る構成が異なる点を除いて、実施例1について上述したフラットディスプレイ装置21と同一に構成されることにより、以下においては、重複した説明は省略する。

5 ここでこのラッチ回路 5 1 Aは、実施例 1 に係るラッチ回路 3 1 Aと同様に、 入力信号 I N又は前段の出力信号を一端に入力するトランジスタ T R 1、 T R 2 による第 1 の直列回路が設けられ、この第 1 の直列回路の接続中点出力を入力す るトランジスタ T R 3、 T R 4 によるインバータ回路 3 3 が設けられる。

さらにラッチ回路51Aは、第1の直列回路と同様に、クロックCK、CKX によりオンオフ動作して相補的に動作を切り換えるトランジスタTR5、TR6 のスイッチ回路により第2の直列回路が形成され、この第2の直列回路のクロックCK側端に、入力信号INの反転信号INX又は前段の出力信号OUTの反転信号が入力される。またトランジスタTR7、TR8によりインバータ回路33 Bが形成され、このインバータ回路33Bのアース側トランジスタTR7に第2の直列回路による接続中点出力が入力されるようになされている。

これによりラッチ回路 5 1 Aは、トランジスタTR 1、TR 2による第1の直列回路、インバータ回路 3 3による系統に対して、トランジスタTR 5、TR 6による第2の直列回路、インバータ 3 3 Bにより、逆極性の対応する信号を生成するようになされている。また第1の直列回路の接続中点出力に対応する出力信号を第2の直列回路に係るインバータ回路 3 3 Bにより生成し、第2の直列回路の接続中点出力に対応する出力信号を第1の直列回路に係るインバータ回路 3 3により生成するようになされている。

20

これらによりラッチ回路 5 1 Aは、インバータ回路 3 3 Bの出力信号を第1の直列回路の他端に入力し、またインバータ回路 3 3 の出力信号を第2の直列回路の他端に入力する。またインバータ回路 3 3 の電源側トランジスタTR 4 に第2の直列回路の接続中点出力を入力し、インバータ回路 3 3 Bの電源側トランジスタTR 8 に第1の直列回路の接続中点出力を入力するようになされている。またこれらインバータ回路 3 3、3 3 Bの出力信号を次段に出力するようになされている。

またクロックCKXに係るラッチ回路51Bにおいては、クロックCK、CK Xが入れ換えられて、このクロックCKに係るラッチ回路51Aと同一に構成される。また垂直駆動回路50A、50Bは、このラッチ回路51A、51Bの構成に対応して、各バッファ回路32への入力が、クロックCKによるラッチ回路51AとクロックCKXによるラッチ回路51Bとで、切り換えられるようになされている。

この実施例においては、ラッチ回路の構成を簡略化して実施例2と同様の効果 を得ることができる。

(6) 他の実施例

5

10 なお上述の実施例においては、入力信号に対して同相の出力信号を出力することを目的に垂直駆動回路であるシフトレジスタを形成する場合について述べたが、本発明はこれに限らず、例えばバッファ回路をインバータ回路により構成して入力信号に対して逆相により出力信号を出力するようにしてもよい。なおこの場合、実施例1の構成においては、第1のインバータ回路33の出力信号をバッフア回路に出力するようにして構成し得、また実施例2の構成においては、第2の系統側の出力信号をバッファ回路に出力するようにして構成し得、さらに実施例3の構成においては、ラッチ回路51A及び51Bにおいて、それぞれインバータ回路33、33B側の出力信号をバッファ回路に出力するようにして構成することができる。しかしてこの場合、各実施例の構成においては、クロックCKにより入力信号INを取得して反転信号を出力するクロックドインバータ回路の直列接続によりシフトレジスタ回路を構成することになる。

また上述の実施例においては、タイミングジェネレータから出力される駆動信号と同極性により各走査線を駆動する場合について述べたが、本発明はこれに限らず、逆極性により駆動する場合にも広く適用することができる。

25 また上述の実施例においては、インバータ回路において、前段の出力をアース 側のトランジスタに入力する場合について述べたが、本発明はこれに限らず、これとは逆に電源側のトランジスタに入力するようにしてもよい。

また上述の実施例においては、Nチャンネル型のトランジスタによりラッチ回路、クロックドインバータ回路を構成する場合について述べたが、本発明はこれ

に限らず、Pチャンネル型により作成する場合等、同一の極性のトランジスタによりラッチ回路、クロックドインバータ回路を構成する場合に広く適用することができる。なおこの場合、アモルファス工程により作成困難となる場合もあるが、同一の極性のトランジスタにより作成できることにより、その分、工程を簡略化することができる。

また上述の実施例においては、ガラス基板上に画素部と一体に駆動回路を作成する場合について述べたが、本発明はこれに限らず、別工程により作成する場合、さらには単結晶シリコン、ポリシリコンにより作成する場合にも広く適用することができる。なおこの場合、同一の極性のトランジスタにより作成できることにより、その分、工程を簡略化することができる。

10

また上述の実施例においては、本発明に係るラッチ回路、クロックドインバー タ回路をフラットディスプレイ装置の駆動回路に適用する場合について述べたが 、本発明はこれに限らず、種々の駆動回路、論理回路に広く適用することができ る。

15 また上述の実施例においては、本発明を有機EL素子によるフラットディスプレイ装置に適用した場合について述べたが、本発明はこれに限らず、液晶表示装置等、種々のディスプレイ装置に広く適用することができる。

産業上の利用可能性

20 本発明は、例えば有機EL素子によるフラットディスプレイ装置に適用することができる。

請求の範囲

1.全てのトランジスタが同一チャンネルのトランジスタであるクロックドイン バータ回路であって、

5 クロックにより相補的に動作を切り換える1組のトランジスタを直列に接続して、一端に入力信号を入力する第1の直列回路と、

前記第1の直列回路の接続中点を一方のトランジスタのゲートに接続する1組のトランジスタによる第1のインバータ回路と、

前記第1の直列回路の接続中点出力に対応して信号レベルが変化する出力信号 10 を前記第1の直列回路の他端に入力する1組のトランジスタによる第2のインバータ回路と

を備えることを特徴とするクロックドインバータ回路。

2.全てのトランジスタが同一チャンネルのトランジスタであるラッチ回路であ って、

クロックにより相補的に動作を切り換える1組のトランジスタを直列に接続して、一端に入力信号を入力する第1の直列回路と、

前記第1の直列回路の接続中点を一方のトランジスタのゲートに接続する1組のトランジスタによる第1のインバータ回路と、

20 前記第1の直列回路の接続中点出力に対応して信号レベルが変化する出力信号 を前記第1の直列回路の他端に入力する1組のトランジスタによる第2のインバ ータ回路と

を備えることを特徴とするラッチ回路。

25 3. 前記第2のインバータ回路が、

前記第1のインバータ回路の出力信号を一方のトランジスタのゲートに入力するインバータ回路である

ことを特徴とする請求の範囲第2項に記載のラッチ回路。

4. 前記第1の直列回路、前記第1のインバータ回路、前記第2のインバータ回路による第1の系統に対して、前記第1の系統による前記第1の直列回路、前記第1のインバータ回路、前記第2のインバータ回路に対応する第1の直列回路、第1のインバータ回路、第2のインバータ回路を有する第2の系統を有し、

5 前記第2の系統は、

前記第1の直列回路の一端に、前記入力信号の反転信号を入力し、前記第1の直列回路の他端に、前記第2の系統の前記第2のインバータ回路の出力を入力し

前記第1のインバータ回路の他方のトランジスタのゲートに、前記第1の系統 10 の前記第1の直列回路の接続中点を接続し、

前記第2のインバータ回路の他方のトランジスタのゲートに、前記第1の系統 の前記第1のインバータ回路の出力を入力し、

前記第1の系統は、

前記第1のインバータ回路の他方のトランジスタのゲートに、前記第2の系統 15 の前記第1の直列回路の接続中点を接続し、

前記第2のインバータ回路の他方のトランジスタのゲートに、前記第2の系統の前記第1のインバータ回路の出力を入力する

ことを特徴とする請求の範囲第3項に記載のラッチ回路。

20 5. 前記第1の直列回路の1組のトランジスタと連動して相補的に動作を切り換える1組のトランジスタによる第2の直列回路を有し、

前記第2の直列回路は、

前記第1の直列回路の前記一端に対応する側に、前記入力信号の反転信号を入力し、前記第1の直列回路の前記他端に対応する側に、前記第1のインバータ回 25 路の出力を入力し、

前記第1のインバータ回路は、

他方のトランジスタのゲートを前記第2の直列回路における前記1組のトランジスタの接続中点に接続し、

前記第2のインバータ回路は、

前記第2の直列回路の接続中点を一方のトランジスタのゲートに接続し、他方のトランジスタのゲートを前記第1の直列回路における前記1組のトランジスタの接続中点に接続する

ことを特徴とする請求の範囲第2項に記載のラッチ回路。

5

6. ラッチ回路により順次駆動信号を転送するシフトレジスタ回路において、 前記ラッチ回路は、

全てのトランジスタが同一チャンネルのトランジスタにより形成され、

クロックにより相補的に動作を切り換える1組のトランジスタを直列に接続し 10 て、一端に入力信号を入力する第1の直列回路と、

前記第1の直列回路の接続中点を一方のトランジスタのゲートに接続する1組のトランジスタによる第1のインバータ回路と、

前記第1の直列回路の接続中点出力に対応して信号レベルが変化する出力信号を前記第1の直列回路の他端に入力する1組のトランジスタによる第2のインバ

15 ータ回路とを有する

ことを特徴とするシフトレジスタ回路。

7. マトリックス状に画素を配置してなる表示装置の駆動回路において、

ラッチ回路によるシフトレジスタ回路により順次駆動信号を転送して前記画素 20 の駆動信号を生成し、

前記ラッチ回路は、

全てのトランジスタが同一チャンネルのトランジスタにより形成され、

クロックにより相補的に動作を切り換える1組のトランジスタを直列に接続して、一端に入力信号を入力する第1の直列回路と、

25 前記第1の直列回路の接続中点を一方のトランジスタのゲートに接続する1組 のトランジスタによる第1のインバータ回路と、

前記第1の直列回路の接続中点出力に対応して信号レベルが変化する出力信号 を前記第1の直列回路の他端に入力する1組のトランジスタによる第2のインバータ回路とを有する

ことを特徴とする表示装置の駆動回路。

8. マトリックス状に画素を配置してなる表示装置において、

ラッチ回路によるシフトレジスタ回路により駆動信号を順次転送して前記画素 5 の駆動信号を生成し、

前記ラッチ回路は、


全てのトランジスタが同一チャンネルのトランジスタにより形成され、

クロックにより相補的に動作を切り換える1組のトランジスタを直列に接続して、一端に入力信号を入力する第1の直列回路と、


10 前記第1の直列回路の接続中点を一方のトランジスタのゲートに接続する1組 のトランジスタによる第1のインバータ回路と、

前記第1の直列回路の接続中点出力に対応して信号レベルが変化する出力信号を前記第1の直列回路の他端に入力する1組のトランジスタによる第2のインバータ回路とを有する


15 ことを特徴とする表示装置。




第1図




第2図







第4図




第5図







第7図



第8図



第9図



第10図

符号の説明

1、31A、31B、41A、41B、51A、51B……ラッチ回路、2、3……クロックドインバータ回路、4、33、33A、33B、34、34A……インバータ回路、11、21……フラットディスプレイ装置、12、22……画素部、13、25……ガラス基板、14A、14B、23A、23B、40A、40B、50A、50B……垂直駆動回路、15、24……水平駆動回路、26……タイミングジェネレータ、32……バッファ回路、TR1~TR12……トランジスタ

INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP2004/017529

			2004/01/329
A. CLASSIFI Int.Cl	CATION OF SUBJECT MATTER 7 H03K19/00, H03K3/356, G09G3/	'20, G09G3/30, H05B33/14	
According to In	ternational Patent Classification (IPC) or to both nation	nal classification and IPC	
B. FIELDS SI			
Minimum docum Int.Cl	mentation searched (classification system followed by c H03K19/00, H03K3/356, G09G3/	classification symbols) '20, G09G3/30, H05B33/14	
Jitsuyo		_	e fields searched 1994–2004 1996–2004
Electronic data	base consulted during the international search (name of	data base and, where practicable, search te	erms used)
	NTS CONSIDERED TO BE RELEVANT		
Category*	Citation of document, with indication, where a	• •	Relevant to claim No.
A	JP 2003-58097 A (Semiconduct Laboratory Co., Ltd.), 28 February, 2003 (28.02.03) Figs. 2, 12; Par. Nos. [0008 & US 2003/0030109 A1	,], [0014]	1-8
А	JP 2003-167543 A (Semiconductaboratory Co., Ltd.), 13 June, 2003 (13.06.03), Figs. 10, 4, 5; Par. Nos. [00] [0010] & US 2003/0111677 A1		1-8
A	JP 2002-352593 A (Seiko Epso 06 December, 2002 (06.12.02) Figs. 1, 4, 8; Par. Nos. [00] (Family: none)	,	1-8
	ocuments are listed in the continuation of Box C.	See patent family annex.	
* Special categories of cited documents: "A" document defining the general state of the art which is not considered to be of particular relevance "E" earlier application or patent but published on or after the international filing date "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) "O" document referring to an oral disclosure, use, exhibition or other means document published prior to the international filing date but later than the priority date claimed		"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention "X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone "Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art "&" document member of the same patent family	
Date of the actual completion of the international search 15 December, 2004 (15.12.04)		Date of mailing of the international search 28 December, 2004 (
	g address of the ISA/ se Patent Office	Authorized officer	May 10 - 10 - 10 - 10 - 10 - 10 - 10 - 10
Facsimile No. orm PCT/ISA/21	0 (second sheet) (January 2004)	Telephone No.	

INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP2004/017529

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No
A	JP 2003-58133 A (Semiconductor Energy Laboratory Co., Ltd.), 28 February, 2003 (28.02.03), Figs. 5, 6; Par. Nos. [0086], [0087] & US 2003/0011581 A1	1-8
A	JP 2002-149133 A (Seiko Epson Corp.), 24 May, 2002 (24.05.02), Figs. 1, 3; Par. No. [0038] (Family: none)	1-8

A. 発明の属する分野の分類(国際特許分類(IPC))

Int. Cl⁷ H03K 19/00, H03K 3/356, G09G 3/20, G09G 3/30, H05B 33/14

B. 調査を行った分野

調査を行った最小限資料(国際特許分類(IPC))

Int. C1' H03K 19/00, H03K 3/356, G09G 3/20, G09G 3/30, H05B 33/14

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報

1926-1996年

日本国公開実用新案公報

1971-2004年

日本国登録実用新案公報

1994-2004年

日本国実用新案登録公報

1996-2004年

国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)

& US 2003/0111677 A1

C. 関連すると認められる文献 引用文献のカテゴリー* 引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示 関連する請求の範囲の番号 A JP 2003-58097 A (株式会社半導体エネルギー研究所) 200 3.02.28, 図2、図12、本文第8段落、第14段落 & US 200 3/0030109 A1 1-8 A JP 2003-167543 A (株式会社半導体エネルギー研究所) 200 1-8 3.06.13, 図10、図4、図5、本文第5段落、第9段落、第10段落

	文献が列挙されている。

パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

- 「A」特に関連のある文献ではなく、一般的技術水準を示す もの
- 「E」国際出願日前の出願または特許であるが、国際出願日 以後に公表されたもの
- 「L」優先権主張に疑義を提起する文献又は他の文献の発行 日若しくは他の特別な理由を確立するために引用する 文献 (理由を付す)
- 「O」口頭による開示、使用、展示等に言及する文献
- 「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

- 「T」国際出願日又は優先日後に公表された文献であって 出願と矛盾するものではなく、発明の原理又は理論 の理解のために引用するもの
- 「X」特に関連のある文献であって、当該文献のみで発明 の新規性又は進歩性がないと考えられるもの
- 「Y」特に関連のある文献であって、当該文献と他の1以 上の文献との、当業者にとって自明である組合せに よって進歩性がないと考えられるもの
- 「&」同一パテントファミリー文献

国際調査を完了した日

15. 12. 2004

国際調査報告の発送日

28.12.2004

国際調査機関の名称及びあて先

日本国特許庁(ISA/JP) 郵便番号100-8915

東京都千代田区霞が関三丁目4番3号

特許庁審査官(権限のある職員) 彦田克文 5 X | 9 1 8 2

電話番号 03-3581-1101 内線 3556

C (続き).	関連すると認められる文献	
引用文献の カテゴリー*		関連する
A		請求の範囲の番号 1-8
	2.06,図1、図4、図8、本文第39段落、第52段落 (ファミリーなし)	
A	JP 2003-58133 A (株式会社半導体エネルギー研究所) 200 3.02.28,図5、図6、本文第86段落、第87段落 & US 200 3/0011581 A1	1-8
A	JP 2002-149133 A (セイコーエプソン株式会社) 2002.0 5.24, 図1、図3、本文第38段落 (ファミリーなし)	1-8
,		j
		-
		. •
	·	